如何在org-mode中插入verilog代码？

输入 <s 然后按 TAB：

#+BEGIN_SRC |<--- 光标停在这里

#+END_SRC

更多模版看 C-h v org-structure-template-alist，可以自行扩展

yasnippet 添加更具体的模版，例如 <py:

#+BEGIN_SRC python :results |output :preamble "# -*- coding: utf-8 -*-"

#+END_SRC